feat(i18n): French and German localization (phase 5)
- Add full message catalogs and content for French (fr) and German (de) - Implement ASCII canonical slugs for French and German routes - Add language-specific search endpoints (/api/busca/fr, /api/busca/de) - Configure strict 404 responses for /fr/livro and /de/livro - Localize SEO, OpenGraph (fr_FR, de_DE), Twitter and JSON-LD schemas - Add localized code example comments across 14 examples for fr and de - Enable 'fr' and 'de' in ENABLED_LOCALES with root negotiation and redirect - Extend test suite in check-i18n, smoke-imagem and verifica-vazamentos Co-Authored-By: Antigravity <noreply@google.com>
This commit is contained in:
Lucas RayanandAntigravity committed
1 parent
7b673aeb4b
commit
7fce46b9e1
104 files changed
+33369
-686
No files matched your search
@@ -0,0 +1,408 @@
|
||||
/**
|
||||
* Strukturierte und umfassende Datenbank technischer Begriffe des ESP32-Glossars auf Deutsch.
|
||||
* Umfasst alle Espressif-Chipserien (ESP32, S2, S3, S31, C2, C3, C5, C6, C61, H2, H4, P4)
|
||||
* und deren Hardwarefunktionen, Peripheriegeräte, Funk-, Sicherheits- und Softwaremerkmale.
|
||||
*/
|
||||
|
||||
export const categoriasGlossario = [
|
||||
{
|
||||
"id": "processamento",
|
||||
"nome": "Verarbeitung, CPU & Silizium",
|
||||
"icone": "Cpu",
|
||||
"emoji": "🧠",
|
||||
"cor": "blue",
|
||||
"descricao": "Xtensa- und RISC-V-Architekturen, Rechenkerne, ULP-Coprocessoren, KI-Vektorbeschleuniger und Gleitkommaeinheiten.",
|
||||
"termos": [
|
||||
{
|
||||
"termo": "Xtensa- vs. RISC-V-Architektur",
|
||||
"definicao": "Basisbefehlssatz des Prozessors. Die klassischen ESP32-, S2- und S3-Modelle nutzen proprietäre Tensilica-Xtensa-Kerne (LX6/LX7). Die modernen Serien C (C2, C3, C5, C6, C61), H (H2, H4) und P (P4) setzen auf die offene, modulare und effiziente 32-Bit-RISC-V-Architektur.",
|
||||
"exemplo": "Der ESP32-S3 nutzt Xtensa LX7 Dual-Core, während der ESP32-C6 einen RISC-V Single-Core und der ESP32-P4 einen RISC-V Dual-Core mit 400 MHz verwendet."
|
||||
},
|
||||
{
|
||||
"termo": "CPU-Kerne (Dual-Core vs. Single-Core)",
|
||||
"definicao": "Unabhängige zentrale Verarbeitungseinheiten. Dual-Core-Chips ermöglichen es, einen Kern (Core 0) ausschließlich für Wi-Fi-/Bluetooth-Funk und FreeRTOS-Scheduling zu reservieren, während der zweite Kern (Core 1) vollständig für Benutzeranwendungen frei bleibt.",
|
||||
"exemplo": "ESP32, ESP32-S3 und ESP32-P4 sind Dual-Core; ESP32-S2, C2, C3, C6 und H2 sind Single-Core."
|
||||
},
|
||||
{
|
||||
"termo": "Taktfrequenz (MHz)",
|
||||
"definicao": "Verarbeitungsgeschwindigkeit in Megahertz (MHz). ESP-IDF passt die Taktfrequenz im Betrieb dynamisch an (Dynamic Frequency Scaling - DFS), um in Leerlaufphasen Energie zu sparen.",
|
||||
"exemplo": "Der ESP32-C2 arbeitet mit bis zu 120 MHz; ESP32, S2, S3 und C6 erreichen 160/240 MHz; und der ESP32-P4 erreicht 400 MHz."
|
||||
},
|
||||
{
|
||||
"termo": "ULP (Ultra-Low-Power-Coprozessor)",
|
||||
"definicao": "Unabhängiger stromsparender Sekundärprozessor, der Befehle ausführen, analoge Sensoren (ADC), I2C und GPIOs abfragen kann, während die Hauptkerne im Deep Sleep vollständig abgeschaltet bleiben.",
|
||||
"exemplo": "Der Ur-ESP32 enthält einen ULP-FSM; ESP32-S2, S3 und C6 verfügen über einen in C programmierbaren ULP-RISC-V; der ESP32-P4 bietet einen dedizierten Low-Power-ULP."
|
||||
},
|
||||
{
|
||||
"termo": "KI-Vektorerweiterungen (Vector Extension / ESP-NN)",
|
||||
"definicao": "Spezialisierte Silizium-Befehlssatzerweiterungen, die mathematische Vektor- und Matrixoperationen mit Ganzzahlen (int8/int16) parallel verarbeiten und so Faltungsnetze (CNNs) und Signalverarbeitung beschleunigen.",
|
||||
"exemplo": "ESP32-S3 und ESP32-P4 beschleunigen Inferenzmodelle für Gesichtserkennung, Spracherkennung und TensorFlow Lite for Microcontrollers."
|
||||
},
|
||||
{
|
||||
"termo": "FPU (Gleitkommaeinheit)",
|
||||
"definicao": "Hardware-Recheneinheit für Gleitkommaoperationen, die Additionen, Multiplikationen und Divisionen von Dezimalzahlen (float) in einem einzigen Taktzyklus ohne Software-Emulation ausführt.",
|
||||
"exemplo": "Integriert in den Xtensa-Kernen des ESP32 und ESP32-S3 sowie in den Hochleistungs-RISC-V-Kernen des ESP32-P4."
|
||||
},
|
||||
{
|
||||
"termo": "PPA (Pixel Processing Accelerator)",
|
||||
"definicao": "Exklusiver 2D-Grafikbeschleuniger des ESP32-P4 für beschleunigte Bildverarbeitung: Frame-Rotation, Skalierung (Scaling), Alpha-Blending und Farbraumkonvertierung (RGB565, ARGB8888, YUV420).",
|
||||
"exemplo": "Ermöglicht das Rendering komplexer Benutzeroberflächen (LVGL) bei 60 FPS ohne Belastung der Haupt-CPU-Kerne."
|
||||
}
|
||||
]
|
||||
},
|
||||
{
|
||||
"id": "seguranca",
|
||||
"nome": "Sicherheit, Kryptografie & eFuses",
|
||||
"icone": "ShieldCheck",
|
||||
"emoji": "🔒",
|
||||
"cor": "red",
|
||||
"descricao": "Secure Boot v2, hardwarebasierte Flash-Verschlüsselung, irreversible eFuses, digitale Signaturen und TEE-Isolation.",
|
||||
"termos": [
|
||||
{
|
||||
"termo": "eFuse (Elektronische Sicherungen)",
|
||||
"definicao": "Einmalig programmierbare mikroskopische Sicherungen (One-Time Programmable - OTP) im Silizium. Dienen zur dauerhaften Speicherung von kryptografischen Hardware-Schlüsseln, MAC-Adressen und Sicherheitsparametern.",
|
||||
"exemplo": "Das Setzen der Schutz-eFuses sperrt unsichere Boot-Modi dauerhaft und schützt den Flash-Verschlüsselungsschlüssel."
|
||||
},
|
||||
{
|
||||
"termo": "Secure Boot (V1 und V2)",
|
||||
"definicao": "Hardwarebasierter Sicherheitsmechanismus, der sicherstellt, dass nur mit einem vertrauenswürdigen privaten Schlüssel (RSA-3072 oder ECDSA-V2) signierte Firmware gestartet werden kann. Verhindert das Ausführen unautorisierter Binärdateien.",
|
||||
"exemplo": "ESP32 unterstützt Secure Boot v1/v2; ESP32-S2, S3, C3, C6, H2 und P4 nutzen ausschließlich Secure Boot v2 basierend auf RSA-3072 / ECDSA."
|
||||
},
|
||||
{
|
||||
"termo": "Flash-Verschlüsselung (Flash Encryption)",
|
||||
"definicao": "Transparente Echtzeitverschlüsselung der Inhalte des externen Flash-Speichers mittels AES-XTS (128 oder 256 Bit). Der kryptografische Schlüssel wird in eFuses abgelegt und kann per Software nicht ausgelesen werden.",
|
||||
"exemplo": "Das direkte physische Auslesen des Flash-Chips mit externen Programmiergeräten liefert lediglich unlesbare Chiffredaten."
|
||||
},
|
||||
{
|
||||
"termo": "Key Manager",
|
||||
"definicao": "Dedizierte Hardware-Sicherheitsperipherie auf modernen ESP32-SoCs (ESP32-C6, C61, P4) zur sicheren Speicherung, Ableitung und Zugriffskontrolle kryptografischer Schlüssel ohne Offenlegung im CPU-RAM.",
|
||||
"exemplo": "Sichere Schlüsselableitung für TLS-Verbindungen und Datenspeicherung mit Hardware-Schutz gegen Speicher-Dumps."
|
||||
},
|
||||
{
|
||||
"termo": "Hardware-ECC und ECDSA",
|
||||
"definicao": "Hardware-Beschleuniger für elliptische Kurven-Kryptografie (ECC) und digitale Signaturen (ECDSA) auf P-192- und P-256-Kurven. Beschleunigt TLS/DTLS-Verbindungsaufbauten und das Matter-Protokoll signifikant.",
|
||||
"exemplo": "Authentifizierung von Matter-Geräten und Erstellung digitaler Signaturen ohne nennenswerte CPU-Auslastung."
|
||||
},
|
||||
{
|
||||
"termo": "HMAC und digitale Signatur (DS)",
|
||||
"definicao": "Hardware-Blöcke zur Berechnung von HMAC-Hashes und RSA-Signaturen, ohne dass der geheime private Schlüssel jemals in den RAM-Speicher der CPU geladen werden muss.",
|
||||
"exemplo": "Sichere Geräteauthentifizierung bei Cloud-Plattformen per mTLS ohne Risiko des Schlüsselabflusses."
|
||||
},
|
||||
{
|
||||
"termo": "TRNG (Echter Zufallszahlengenerator)",
|
||||
"definicao": "Hardwarebasierter Zufallszahlengenerator basierend auf thermischem Rauschen und HF-Signalen des Funkempfängers. Liefert unverzichtbare physikalische Entropie für kryptografische Operationen.",
|
||||
"exemplo": "Erzeugung sicherer Session-Keys, Initialisierungsvektoren (IV) und Nonces für TLS und WPA3."
|
||||
},
|
||||
{
|
||||
"termo": "DPA-Schutz (Differential Power Analysis)",
|
||||
"definicao": "Hardware-Gegenmaßnahmen in Kryptografie-Engines (AES/RSA) zur Verschleierung von Stromverbrauchsprofilen, um Seitenkanalangriffe bei Berechnungen zu unterbinden.",
|
||||
"exemplo": "Integriert auf ESP32-S3, C3, C6, H2 und P4 zum Schutz gegen physische Laborangriffe."
|
||||
}
|
||||
]
|
||||
},
|
||||
{
|
||||
"id": "memoria",
|
||||
"nome": "Speicher, Busse & Massenspeicher",
|
||||
"icone": "Database",
|
||||
"emoji": "💾",
|
||||
"cor": "purple",
|
||||
"descricao": "Interner SRAM, SPI- und Octal-Busse für externen Flash, High-Speed-PSRAM, Cache-Speicher und MMU-Adressabbildung.",
|
||||
"termos": [
|
||||
{
|
||||
"termo": "Interner SRAM (Static RAM)",
|
||||
"definicao": "Ultraschneller statischer Arbeitsspeicher direkt auf dem Chip, der in einem CPU-Taktzyklus für Befehlsausführung (IRAM) und dynamische Datenablage (DRAM) adressierbar ist.",
|
||||
"exemplo": "ESP32 bietet 520 KB SRAM; ESP32-S3 512 KB; ESP32-C3 400 KB; ESP32-C6 512 KB; und ESP32-P4 768 KB."
|
||||
},
|
||||
{
|
||||
"termo": "Boot-ROM",
|
||||
"definicao": "Im Werk fest ins Silizium geschriebener Festspeicher mit dem First-Stage-Bootloader. Initialisiert grundlegende Takte, liest eFuses und lädt den sekundären Bootloader aus dem Flash-Speicher.",
|
||||
"exemplo": "Unterstützt den seriellen Download-Modus über UART oder USB zur Erstprogrammierung von Firmware."
|
||||
},
|
||||
{
|
||||
"termo": "SPI-Flash (Quad-SPI vs. Octal-SPI)",
|
||||
"definicao": "Nichtflüchtiger externer oder In-Package-Speicher für Firmware, Partitionstabellen und Anwendungsdaten. Quad-SPI nutzt 4 Datenleitungen, Octal-SPI nutzt 8 Datenleitungen bei doppelter Bandbreite.",
|
||||
"exemplo": "ESP32-S3 und ESP32-P4 unterstützen Octal-SPI-Flash mit bis zu 120 MHz im OPI-DDR-Modus."
|
||||
},
|
||||
{
|
||||
"termo": "PSRAM (Externer Pseudo-Static RAM)",
|
||||
"definicao": "Externer dynamischer RAM über SPI/QPI/OPI-Busse, der sich durch interne Refresh-Logik wie statischer SRAM verhält. Erforderlich für Audiostreaming, Bildverarbeitung und grafische Oberflächen.",
|
||||
"exemplo": "ESP32-WROVER-Module (4/8 MB Quad-PSRAM) und ESP32-S3-WROOM-1 (bis zu 16 MB Octal-PSRAM)."
|
||||
},
|
||||
{
|
||||
"termo": "RTC-SRAM (Fast und Slow)",
|
||||
"definicao": "SRAM-Speicherbereiche in der batteriegepufferten RTC-Domäne (Real-Time Clock), die während des Deep-Sleep-Modus mit Strom versorgt werden und ihren Inhalt behalten.",
|
||||
"exemplo": "RTC Fast (8 KB) ermöglicht schnelle Befehlsausführung durch den ULP-Coprozessor; RTC Slow (8 KB) speichert Zustandsdaten und Messwerte."
|
||||
},
|
||||
{
|
||||
"termo": "DMA-Speicherallokation (MALLOC_CAP_DMA)",
|
||||
"definicao": "Speicherreservierung in physischen SRAM-Bereichen, die direkt für Direct Memory Access (DMA) von Peripheriegeräten (SPI, I2S, LCD, ADC) ohne CPU-Beteiligung zugänglich sind.",
|
||||
"exemplo": "Nutzung von heap_caps_malloc(groesse, MALLOC_CAP_DMA) für Bildschirmpuffer bei schnellen SPI-Displays."
|
||||
},
|
||||
{
|
||||
"termo": "Heap-Fragmentierung",
|
||||
"definicao": "Zustand, in dem freier RAM-Speicher in viele kleine, nicht zusammenhängende Blöcke zerfällt, sodass größere zusammenhängende Speicheranforderungen fehlschlagen, obwohl insgesamt genug RAM frei ist.",
|
||||
"exemplo": "Vermeiden Sie dynamische String-Operationen in Schleifen; nutzen Sie statisch vorallokierte Puffer."
|
||||
}
|
||||
]
|
||||
},
|
||||
{
|
||||
"id": "conectividade",
|
||||
"nome": "Drahtlose Konnektivität & Protokolle",
|
||||
"icone": "Wifi",
|
||||
"emoji": "📡",
|
||||
"cor": "emerald",
|
||||
"descricao": "Wi-Fi 4/6, Bluetooth 5.x BLE, IEEE 802.15.4-Funk (Zigbee / Thread), Matter-Standard und routerloses ESP-NOW.",
|
||||
"termos": [
|
||||
{
|
||||
"termo": "Wi-Fi 6 (802.11ax)",
|
||||
"definicao": "Moderner Wi-Fi-Standard mit wesentlichen Verbesserungen bei spektraler Effizienz, Latenz und Energieverbrauch in dichten IoT-Netzwerken durch OFDMA und Target Wake Time (TWT).",
|
||||
"exemplo": "Nativ unterstützt auf den SoCs ESP32-C6 und ESP32-C5 (2.4 GHz und 5 GHz)."
|
||||
},
|
||||
{
|
||||
"termo": "Wi-Fi Dual-Band (2.4 GHz und 5 GHz)",
|
||||
"definicao": "Fähigkeit des Funkteils, sowohl im etablierten 2.4-GHz-Band (höhere Reichweite) als auch im 5-GHz-Band (höhere Datenrate, weniger Störungen) zu kommunizieren.",
|
||||
"exemplo": "Der ESP32-C5 ist Espressifs erster SoC mit vollständigem Dual-Band-Wi-Fi 6."
|
||||
},
|
||||
{
|
||||
"termo": "OFDMA (Orthogonal Frequency Division Multiple Access)",
|
||||
"definicao": "Kerntechnologie von Wi-Fi 6, die Funkkanäle in Unterkanäle (Resource Units - RUs) aufteilt, sodass ein Router gleichzeitig mit mehreren IoT-Geräten ohne Paketkollisionen Daten austauschen kann.",
|
||||
"exemplo": "Reduziert Netzwerklatenzen in Smart-Home-Umgebungen mit Dutzenden vernetzten ESP32-C6-Knoten erheblich."
|
||||
},
|
||||
{
|
||||
"termo": "TWT (Target Wake Time)",
|
||||
"definicao": "Stromsparfunktion von Wi-Fi 6, bei der IoT-Gerät und Access Point feste Aufwachzeiten aushandeln, wodurch das Funkmodul über lange Zeiträume im Tiefschlaf bleiben kann.",
|
||||
"exemplo": "Ermöglicht batteriebetriebenen ESP32-C6-Sensoren mehrjährige Laufzeiten mit einer Batterieladung."
|
||||
},
|
||||
{
|
||||
"termo": "Klassisches Bluetooth (BR/EDR)",
|
||||
"definicao": "Ursprünglicher Bluetooth-Standard für kontinuierliche Datenübertragungen mit mittlerer Bandbreite und drahtloses Audiostreaming über das A2DP-Profil.",
|
||||
"exemplo": "Verfügbar auf dem klassischen ESP32 für Bluetooth-Lautsprecher und serielle SPP-Verbindungen."
|
||||
},
|
||||
{
|
||||
"termo": "Bluetooth Low Energy (BLE 5.0 bis 5.4)",
|
||||
"definicao": "Extrem stromsparendes Funkprotokoll für autonome IoT-Geräte. Versionen ab 5.0 bieten 2-Mbps-Datenraten, Coded PHY für hohe Reichweite und Extended Advertising.",
|
||||
"exemplo": "Unterstützt auf allen modernen Serien wie ESP32-S3, C3, C6, H2 und C5."
|
||||
},
|
||||
{
|
||||
"termo": "Bluetooth LE Audio und Auracast",
|
||||
"definicao": "Moderne Bluetooth-Audiogeneration basierend auf dem LC3-Codec über BLE, mit verbesserter Klangqualität, geringerem Stromverbrauch und Auracast-Broadcast-Audio.",
|
||||
"exemplo": "Unterstützt auf dem ESP32-H4 für Audioempfänger und Hörassistenzgeräte."
|
||||
},
|
||||
{
|
||||
"termo": "IEEE 802.15.4 (Zigbee 3.0 und Thread)",
|
||||
"definicao": "Energiesparender Funkstandard für Mesh-Netzwerke. Dient als physikalische Basis für Zigbee 3.0 und Thread zur herstellerübergreifenden Gebäudeautomation ohne Wi-Fi-Abhängigkeit.",
|
||||
"exemplo": "Nativ integriert in den SoCs ESP32-H2 und ESP32-C6."
|
||||
},
|
||||
{
|
||||
"termo": "Matter (Einheitlicher Smart-Home-Standard)",
|
||||
"definicao": "Offener Smart-Home-Anwendungsstandard der Connectivity Standards Alliance (CSA), der herstellerübergreifende Interoperabilität mit Apple Home, Google Home, Alexa und SmartThings ermöglicht.",
|
||||
"exemplo": "Läuft über Matter over Wi-Fi (ESP32, S3, C3, C6) und Matter over Thread (ESP32-H2, C6)."
|
||||
}
|
||||
]
|
||||
},
|
||||
{
|
||||
"id": "perifericos",
|
||||
"nome": "Ein-/Ausgänge & Peripheriegeräte",
|
||||
"icone": "Sliders",
|
||||
"emoji": "🔌",
|
||||
"cor": "amber",
|
||||
"descricao": "GPIO-Pins, GPIO-Matrix, ADC- und DAC-Wandler, kapazitive Touch-Sensoren, UART, SPI, I2C, I2S und PWM.",
|
||||
"termos": [
|
||||
{
|
||||
"termo": "GPIO (Allgemeine digitale Ein-/Ausgänge)",
|
||||
"definicao": "Physische Pins des Mikrocontrollers, die individuell als digitale Ein- oder Ausgänge konfiguriert werden können, inklusive interner Pull-up/Pull-down-Widerstände und Hardware-Interrupts.",
|
||||
"exemplo": "Abfrage von Tastern, Schalten von Relais und Statusanzeigen über LEDs."
|
||||
},
|
||||
{
|
||||
"termo": "Strapping-Pins (Boot-Pins)",
|
||||
"definicao": "Spezielle Pins, deren logischer Pegel beim Hardware-Reset vom ROM abgetastet wird, um den Betriebsmodus zu bestimmen: normaler Flash-Boot, serieller Download-Modus oder VDD_SDIO-Spannungswahl.",
|
||||
"exemplo": "GPIO0 muss auf Low (0) liegen, um den Programmiermodus zu aktivieren, oder auf High (1) für normalen Boot."
|
||||
},
|
||||
{
|
||||
"termo": "ADC (Analog-Digital-Wandler)",
|
||||
"definicao": "Hardware-Peripherie zur Umwandlung kontinuierlicher analoger Spannungen in diskrete 12-Bit-Digitalwerte (0 bis 4095). Aufgeteilt auf zwei Blöcke: ADC1 und ADC2.",
|
||||
"exemplo": "Messung von Batteriespannungen, Helligkeitssensoren (LDR) und Potentiometern."
|
||||
},
|
||||
{
|
||||
"termo": "DAC (Digital-Analog-Wandler)",
|
||||
"definicao": "Hardware-Wandler zur Ausgabe einer analogen Spannung proportional zu einem 8-Bit-Digitalwert an dedizierten Pins.",
|
||||
"exemplo": "Verfügbar an GPIO25 und GPIO26 des Ur-ESP32 zur Erzeugung von Audiosignalen und analogen Spannungskurven."
|
||||
},
|
||||
{
|
||||
"termo": "LEDC (LED-PWM-Controller)",
|
||||
"definicao": "Hardware-PWM-Generator mit bis zu 16 Bit Auflösung, unabhängigen Kanälen und automatischer Hardware-Überblendung (Fading) ohne CPU-Last.",
|
||||
"exemplo": "Helligkeitssteuerung von LED-Streifen (RGB/RGBW) und Ansteuerung von Standard-Servos."
|
||||
},
|
||||
{
|
||||
"termo": "MCPWM (Motorsteuerungs-PWM)",
|
||||
"definicao": "Spezialisierte PWM-Peripherie für Elektromotoren, Wechselrichter und H-Brücken mit automatischer Totzeit-Generierung (Dead-Time) und Fehlerschutzabschaltung.",
|
||||
"exemplo": "Präzise Ansteuerung bürstenloser Gleichstrommotoren (BLDC) auf ESP32 und ESP32-S3."
|
||||
},
|
||||
{
|
||||
"termo": "RMT (Fernbedienungs-Peripherie)",
|
||||
"definicao": "Hardware-Sende- und Empfangsmodul für Infrarot- und Digitalimpulsfolgen mit Nanosekunden-Präzision ohne CPU-Beteiligung.",
|
||||
"exemplo": "Ideal zur Ansteuerung adressierbarer LED-Streifen (WS2812B/NeoPixel) und Dekodierung von Infrarot-Fernbedienungen."
|
||||
},
|
||||
{
|
||||
"termo": "PCNT (Impulszähler)",
|
||||
"definicao": "Eigenständiger Hardware-Zähler zur Erfassung steigender und fallender Signalflanken externer Impulse, inklusive Entprellfiltern und Quadratur-Dekodierung.",
|
||||
"exemplo": "Auswertung von Drehgebern und Durchflusssensoren ohne Generierung ständiger CPU-Interrupts."
|
||||
},
|
||||
{
|
||||
"termo": "TWAI® (Two-Wire Automotive Interface / CAN-Bus)",
|
||||
"definicao": "CAN 2.0B-kompatibler Hardware-Controller für robuste differentielle Datenübertragungen im Fahrzeug- und industriellen Bereich.",
|
||||
"exemplo": "Auslesen von Kfz-OBD-II-Schnittstellen und Kommunikation mit Industriesteuerungen (SPS)."
|
||||
},
|
||||
{
|
||||
"termo": "Kapazitive Touch-Pins",
|
||||
"definicao": "Eingangspins mit kapazitiver Messschaltung zur Erkennung von Berührung oder Annäherung ohne externe Bauteile.",
|
||||
"exemplo": "Vandalismussichere Folientaster und berührungsempfindliche Oberflächen hinter Kunststoffgehäusen."
|
||||
},
|
||||
{
|
||||
"termo": "PARLIO (Paralleler E/A-Controller)",
|
||||
"definicao": "Schnelle parallele E/A-Schnittstelle auf neueren SoCs (ESP32-C6, P4) zur getakteten Mehrbit-Datenübertragung mit dediziertem Taktsignal.",
|
||||
"exemplo": "Anbindung schneller externer Sensoren, Spezialdisplays und proprietärer Funkmodule."
|
||||
}
|
||||
]
|
||||
},
|
||||
{
|
||||
"id": "multimidia",
|
||||
"nome": "Multimedia, USB & Erweiterte Schnittstellen",
|
||||
"icone": "Sparkles",
|
||||
"emoji": "✨",
|
||||
"cor": "pink",
|
||||
"descricao": "Natives USB OTG, USB Serial/JTAG, MIPI-DSI- und CSI-Schnittstellen für Displays und Kameras, PPA-Grafikbeschleuniger und Ethernet-MAC.",
|
||||
"termos": [
|
||||
{
|
||||
"termo": "Natives USB OTG (On-The-Go)",
|
||||
"definicao": "Integrierter USB-Hardware-Controller, der sowohl im Device-Modus (Tastatur, Maus, Massenspeicher) als auch im Host-Modus (Auslesen von USB-Sticks) betrieben werden kann.",
|
||||
"exemplo": "Verfügbar auf ESP32-S2 und ESP32-S3 (Full-Speed 12 Mbps) sowie ESP32-P4 (High-Speed 480 Mbps)."
|
||||
},
|
||||
{
|
||||
"termo": "Natives USB Serial/JTAG",
|
||||
"definicao": "Direkt ins Silizium integrierte Hardware-Schnittstelle, die einen virtuellen COM-Port (CDC) und JTAG-Debugging ohne externe Brückenchips (wie CP2102 oder CH340) bereitstellt.",
|
||||
"exemplo": "Firmware-Upload und Einzelschritt-Debugging in VS Code auf ESP32-C3, S3, C6, H2 und P4."
|
||||
},
|
||||
{
|
||||
"termo": "USB 2.0 High-Speed (480 Mbps)",
|
||||
"definicao": "Schnelle USB-Schnittstelle mit bis zu 480 Mbit/s Datenübertragungsrate für Videoerfassung, UVC-Kameras und große Datenmengen.",
|
||||
"exemplo": "Nativ mit integriertem physikalischem Transceiver (PHY) im ESP32-P4-SoC enthalten."
|
||||
},
|
||||
{
|
||||
"termo": "MIPI CSI und MIPI DSI",
|
||||
"definicao": "Standardisierte serielle Hochgeschwindigkeits-Differenzialbusse der Mobile Industry Processor Interface für Kamerasensoren (CSI) und hochauflösende Displays (DSI).",
|
||||
"exemplo": "ESP32-P4 bietet MIPI CSI mit 2 Lanes (HD-Kameras) und MIPI DSI mit 2 Lanes (1080p-Touchscreens)."
|
||||
},
|
||||
{
|
||||
"termo": "Hardwarebasierter H.264-Video-Encoder",
|
||||
"definicao": "Dedizierte Hardware-Einheit zur Echtzeitkompression von Videodaten nach dem H.264-Standard (AVC) bei minimaler CPU-Auslastung.",
|
||||
"exemplo": "Ermöglicht Videocodierung bis zu 1080p bei 30 FPS auf dem Multimedia-Prozessor ESP32-P4."
|
||||
},
|
||||
{
|
||||
"termo": "Ethernet MAC 10/100 Mbps",
|
||||
"definicao": "Integrierter IEEE 802.3-Netzwerkcontroller, der lediglich einen externen RMII-PHY-Transceiver (z. B. LAN8720 oder IP101) für kabelgebundene Netzwerkverbindungen benötigt.",
|
||||
"exemplo": "Verfügbar auf dem klassischen ESP32 und ESP32-P4 für ausfallsichere industrielle Netzwerkanbindungen."
|
||||
},
|
||||
{
|
||||
"termo": "DVP-Kameraschnittstelle (8 Bit / 16 Bit)",
|
||||
"definicao": "Parallele digitale Videoschnittstelle (Digital Video Port) mit 8 oder 16 Datenleitungen und Pixeltakt (PCLK) zur Bildeingabe von Standard-Kamerasensoren.",
|
||||
"exemplo": "Anschluss gängiger Kameramodule (OV2640, OV5640) auf ESP32-CAM- und ESP32-S3-Entwicklungsboards."
|
||||
}
|
||||
]
|
||||
},
|
||||
{
|
||||
"id": "energia",
|
||||
"nome": "Energiemanagement & Schlafmodi",
|
||||
"icone": "BatteryCharging",
|
||||
"emoji": "🔋",
|
||||
"cor": "teal",
|
||||
"descricao": "Deep Sleep, Light Sleep, Low-Power-RTC-Domäne, dynamische Frequenzskalierung (DFS) und Brownout-Schutzschaltung.",
|
||||
"termos": [
|
||||
{
|
||||
"termo": "Aktiver Modus (Active Mode)",
|
||||
"definicao": "Voll funktionsfähiger Betriebszustand, bei dem CPU-Kerne, Peripherie und Funkmodule aktiv sind. Der Stromverbrauch liegt je nach Funkaktivität typischerweise zwischen 40 mA und 240 mA.",
|
||||
"exemplo": "Laufende Datenübertragungen über Wi-Fi oder rechenintensive Bildverarbeitung."
|
||||
},
|
||||
{
|
||||
"termo": "Modem Sleep",
|
||||
"definicao": "Betriebsmodus, bei dem die CPU normal weiterarbeitet, während das Funkmodul (Wi-Fi oder Bluetooth) zwischen den DTIM-Beacon-Intervallen abgeschaltet wird.",
|
||||
"exemplo": "Der Stromverbrauch sinkt auf etwa 15 bis 30 mA bei bestehender WLAN-Verbindung."
|
||||
},
|
||||
{
|
||||
"termo": "Light Sleep",
|
||||
"definicao": "Zwischenschlafmodus, bei dem Takte und CPU angehalten werden, der SRAM-Inhalt jedoch vollständig erhalten bleibt. Die Aufwachzeit liegt unter einer Millisekunde.",
|
||||
"exemplo": "Stromverbrauch unter 1 bis 2 mA mit schnellem Aufwachen durch Timer, GPIO oder serielle Aktivität."
|
||||
},
|
||||
{
|
||||
"termo": "Deep Sleep",
|
||||
"definicao": "Tiefschlafmodus, bei dem CPU, Funk und der Großteil des SRAMs abgeschaltet sind. Nur die stromsparende RTC-Domäne bleibt aktiv, um Aufwachereignisse zu überwachen.",
|
||||
"exemplo": "Extrem geringer Stromverbrauch von 5 bis 150 µA – ideal für batteriebetriebene Wetterstationen und Sensoren."
|
||||
},
|
||||
{
|
||||
"termo": "Ruhezustand (Hibernation Mode)",
|
||||
"definicao": "Modus mit absolut minimalem Energieverbrauch, bei dem auch Hauptquarz und RTC Fast SRAM stromlos geschaltet werden. Nur der langsame RTC-Timer oder ein externer Pin können aufwecken.",
|
||||
"exemplo": "Minimaler Reststrom von unter 5 µA auf dem Ur-ESP32 und ESP32-C3."
|
||||
},
|
||||
{
|
||||
"termo": "Aufwachquellen (Wakeup Sources)",
|
||||
"definicao": "Konfigurierbare Hardware-Ereignisse zum Aufwecken des SoCs aus dem Schlafmodus (Light Sleep oder Deep Sleep): RTC-Timer, GPIO-Pegelwechsel (ext0/ext1), Touch-Sensor oder ULP-Coprozessor.",
|
||||
"exemplo": "Periodisches Aufwachen alle 15 Minuten zur Sensordatenübermittlung mit sofortiger Rückkehr in den Tiefschlaf."
|
||||
},
|
||||
{
|
||||
"termo": "Brownout-Detektor (Unterspannungserkennung)",
|
||||
"definicao": "Interne Überwachungsschaltung für die Versorgungsspannung, die bei gefährlichen Spannungseinbrüchen einen kontrollierten Reset auslöst, um Flash-Datenkorruption zu verhindern.",
|
||||
"exemplo": "Löst die Fehlermeldung 'Brownout detector was triggered' aus, wenn die Stromversorgung bei Wi-Fi-Sendeimpulsen einbricht."
|
||||
}
|
||||
]
|
||||
},
|
||||
{
|
||||
"id": "desenvolvimento",
|
||||
"nome": "Firmware, Boot & Betriebssystem",
|
||||
"icone": "Code2",
|
||||
"emoji": "🚀",
|
||||
"cor": "rose",
|
||||
"descricao": "Bootloader-Ablauf, Strapping-Pins, Partitionstabellen, OTA-Updates mit Rollback, FreeRTOS SMP und ESP Component Registry.",
|
||||
"termos": [
|
||||
{
|
||||
"termo": "Bootloader (Erste und zweite Stufe)",
|
||||
"definicao": "Startkette der Firmware: Das interne ROM (1. Stufe) initialisiert Basishardware und lädt den sekundären Bootloader aus dem Flash, der die Partitionstabelle liest und die Applikation startet.",
|
||||
"exemplo": "Prüft kryptografische Signaturen bei aktivem Secure Boot vor dem Programmstart."
|
||||
},
|
||||
{
|
||||
"termo": "FreeRTOS (Echtzeitbetriebssystem)",
|
||||
"definicao": "Präemptives Echtzeitbetriebssystem, von Espressif für symmetrisches Multiprocessing (SMP) erweitert, das Tasks, Queues, Semaphoren und Software-Timer verwaltet.",
|
||||
"exemplo": "Ermöglicht die parallele Ausführung einer Sensor-Task auf Core 1 und des Netzwerk-Stacks auf Core 0."
|
||||
},
|
||||
{
|
||||
"termo": "Attribute IRAM_ATTR und DRAM_ATTR",
|
||||
"definicao": "Compiler-Makros, die Funktionen im schnellen Befehls-RAM (IRAM) oder Konstanten im Daten-RAM (DRAM) statt im externen SPI-Flash platzieren.",
|
||||
"exemplo": "Zwingend erforderlich für Interrupt-Serviceroutinen (ISRs), die während laufender Flash-Schreibvorgänge ausgeführt werden."
|
||||
},
|
||||
{
|
||||
"termo": "Partitionstabelle (partitions.csv)",
|
||||
"definicao": "Konfigurationsdatei zur Aufteilung des Flash-Speichers: Bereiche für Bootloader, NVS-Speicher, App-Binärdateien (ota_0, ota_1) und Dateisysteme (LittleFS).",
|
||||
"exemplo": "Ermöglicht zwei getrennte Firmware-Partitionen für ausfallsichere OTA-Updates mit Rollback-Funktion."
|
||||
},
|
||||
{
|
||||
"termo": "OTA-Updates mit Rollback-Funktion",
|
||||
"definicao": "Drahtlose Firmware-Aktualisierung über Wi-Fi oder Ethernet. Stürzt die neue Version ab oder bestätigt sie ihren Zustand nicht rechtzeitig, schaltet das System automatisch auf die vorherige funktionierende Firmware zurück.",
|
||||
"exemplo": "Verhindert, dass entfernt installierte IoT-Geräte durch fehlerhafte Software-Updates unbrauchbar werden."
|
||||
},
|
||||
{
|
||||
"termo": "NVS (Nichtflüchtiger Speicher) und NVS-Verschlüsselung",
|
||||
"definicao": "Schlüssel-Wert-Speicherbibliothek in einer dedizierten Flash-Partition zum dauerhaften Speichern von Wi-Fi-Zugangsdaten und Geräteeinstellungen mit optionaler Hardware-Verschlüsselung.",
|
||||
"exemplo": "Sichere Ablage von WLAN-Passwörtern und Authentifizierungszertifikaten."
|
||||
},
|
||||
{
|
||||
"termo": "Dateisysteme (LittleFS und SPIFFS)",
|
||||
"definicao": "Integrierte Dateisysteme für NOR-Flash-Speicher mit Wear-Leveling-Schutz vor vorzeitiger Speicherabnutzung. LittleFS ist moderner, stromausfallsicherer und deutlich schneller als SPIFFS.",
|
||||
"exemplo": "Speicherung von HTML-, CSS- und JavaScript-Dateien für lokale Weboberflächen auf dem ESP32."
|
||||
},
|
||||
{
|
||||
"termo": "JTAG und OpenOCD",
|
||||
"definicao": "Hardware- und Software-Debugging-Schnittstelle zum Setzen von Hardware-Breakpoints, Inspizieren von Variablen und Verfolgen der Programmausführung in Echtzeit.",
|
||||
"exemplo": "Direktes Hardware-Debugging über den internen USB-Serial/JTAG-Port in VS Code auf modernen SoCs (ESP32-S3, C3, C6, P4)."
|
||||
}
|
||||
]
|
||||
}
|
||||
];
|
||||
Reference in new issue
Block a user